# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-294616

(43)Date f publicati n f applicati n: 10.11.1995

(51)Int.CI.

GO1R 35/00 GO1D 9/00 GO1R 13/20 HO3M 1/12

(21)Application number: 06-112249

(71)Applicant: HIOKI EE CORP

(22)Date of filing:

27.04.1994

(72)Inventor:


KARASAWA YASUYUKI

# (54) METHOD FOR DISPLAYING WAVEFORM FOR ADJUSTMENT OF SAMPLING CLOCK

(57)Abstract:

PURPOSE: To adjust phase of a sampling clock supplied to an A/D converter by enlarging/displaying part of triangular waves on a display scre n, and making a level difference of waveforms included in the nlarged/displayed waveforms readable by eye.

CONSTITUTION: In order to find phases of sampling clocks CLKI and CLK2, signals of triangular waveforms are input from an input terminal 1. The triangular waveform signals are alternately sampled at A/D converters 3a and 3b, converted into digital waveform data, and taken into a memory 6. A waveform display means 7 reads out the waveform data converted by the converters 3a and 3b from the memory 6 and displays triangular waveforms on a display screen 8. When the sampling clocks CLK1 and CLK2 are shifted 180 in phase on the enlarged wav forms, level distances (x) (=b2-a2) and (y) (=b1-a1) of the waveform data become equal to each other. A variable resistance VR of a clockadjusting means 4 is manipulated to make the (x) and (y) equal to each other.





### **LEGAL STATUS**

[Dat of request for examination]

01.03.2001

[Dat of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the xaminer's decision of rejection or application converted r gistration]

[Date of final disposal for application]

[Patent number]

[Dat of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of r jection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

# (11)特許出願公開番号

# 特開平7-294616

(43)公開日 平成7年(1995)11月10日


(51) Int.Cl. <sup>6</sup>	識別記号	庁内整理番号	FΙ	技術表示箇所
G01R 35/00	С			
G01D 9/00	Α			
G 0 1 R 13/20	M	8203-2G		
H 0 3 M 1/12	С			
			審査請求	未請求 請求項の数6 FD (全 6 頁)
(21)出願番号	特顧平6-112249		(71)出願人	000227180
				日置電機株式会社
(22)出願日	平成6年(1994)4月27日			長野県上田市大字小泉字桜町81番地
			(72)発明者	柄沢 康之
				長野県上田市大字小泉字桜町81番地 日間
				電機株式会社内
			(74)代理人	弁理士 大原 拓也
				ı

# (54)【発明の名称】 サンプリングクロック調整用の波形表示方法

### (57)【要約】

【目的】 同一のアナログ入力を複数のA/D変換器に分配してA/D変換させる波形記録計において、オシロスコープなどの高価な測定機器を用いることなく、そのサンプリングクロックの位相調整を可能とする。

【構成】 複数のA/D変換器を有する波形記録計において、入力信号として三角波形を入力し、表示画面に同三角波形の一部分を拡大表示するとともに、その拡大表示波形に含まれる各波形データa, b間の少なくとも時間差もしくはレベル差のいずれかを目視にて読み取り可能とし、各サンプリングクロックの位相ずれの適否を判断し得るようにした。



1

## 【特許請求の範囲】

【請求項1】 複数のA/D変換器と、これらの各A/ D変換器に位相の異なるサンプリングクロックを供給す るクロック調整手段とを含み、同一のアナログ入力信号 を上記各A/D変換器にてそれぞれディジタルの波形デ 一夕に変換してメモリに取り込むとともに、同メモリか らその波形データを読み出して上記入力波形を表示画面 に表示する波形記録計において、上記入力信号として三 角波形を入力し、上記表示画面に同三角波形の一部分を 拡大表示するとともに、その拡大表示波形に含まれる各 10 波形データ間の少なくとも時間差もしくはレベル差のい ずれかを目視にて読み取り可能としたことを特徴とする サンプリングクロック調整用の波形表示方法。

【請求項2】 上記拡大表示波形に含まれる各波形デー タには、それが変換されたA/D変換器を識別するため のマークが付されていることを特徴とする請求項1に記 載のサンプリングクロック調整用の波形表示方法。

【請求項3】 上記表示画面中の所定部位に、上記拡大 表示波形に含まれる各波形データ間の少なくとも時間差 もしくはレベル差のいずれかが数値にて直接的に表示さ 20 れるようにしたことを特徴とする請求項1に記載のサン プリングクロック調整用の波形表示方法。

【請求項4】 複数のA/D変換器と、これらの各A/ D変換器に位相の異なるサンプリングクロックを供給す るクロック調整手段とを含み、同一のアナログ入力信号 を上記各A/D変換器にてそれぞれディジタルの波形デ ータに変換してメモリに取り込むとともに、同メモリか らその波形データを読み出して上記入力波形を表示画面 に表示する波形記録計において、上記入力信号として上 記各A/D変換器のサンプリングクロックに対してわず 30 がある。 かに周波数の異なる正弦波を入力して、上記表示画面に 上記各A/D変換器の出力側に現れるピート波形を表示 させるようにしたことを特徴とするサンプリングクロッ ク調整用の波形表示方法。

【請求項5】 上記表示画面に上記ピート波形に加え て、上記入力信号をゼロとしたときの基準線を表示する ようにしたことを特徴とする請求項4に記載のサンプリ ングクロック調整用の波形表示方法。

【請求項6】 上記ビート波形を上記表示画面に表示す るにあたって、上記A/D変換器ごとにその線種を変え 40 るようにしたことを特徴とする請求項4または5に記載 のサンプリングクロック調整用の波形表示方法。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はサンプリングクロック調 整用の波形表示方法に関し、さらに詳しく言えば、複数 のA/D変換器を有する波形記録計において、その各A /D変換器に供給されるサンプリングクロックの位相を 調整する際に用いられる波形表示方法に関するものであ る。

[0002]

【従来の技術】図12には2つのA/D変換器を有する 波形記録計の従来例が示されている。これによると、入 力端子1から入力されるアナログ入力信号は増幅器2で 増幅された後、A/D変換器3a, 3bにてディジタル の波形データに変換される。

2

【0003】この場合、各A/D変換器3a, 3bに は、クロック調整手段4から位相が互いに180度ずら されたサンプリングクロックCLK1, CLK2が供給 され、これによりアナログ入力信号は、この2つのA/ D変換器3a, 3bにて交互にサンプリングされ、結果 としてサンプリング周波数を2倍に引き上げた波形デー 夕が得られることになる。

【0004】サンプリングクロックCLK1, CLK2 の位相は、クロック調整手段4に設けられている可変抵 抗VRにより調整されるが、これを行なうにあたって、 従来では各A/D変換器3a, 3bのクロック入力端子 の近傍にチェックピン5a, 5bを設け、同チェックピ ン5a, 5bから得られるサンプリング信号をオシロス コープなどの時間差測定機器にて観測し、サンプリング クロックCLK1, CLK2の位相が180度ずれるよ うに可変抵抗VRを操作していた。

[0005]

【発明が解決しようとする課題】 これによれば、各A/ D変換器3a, 3bの振幅やゼロ位置などを調整する前 の段階でも位相を調整することが可能であるが、周波数 が高い場合には、配線による時間的遅延の問題が生ずる ため、チェックピン5a, 5bをA/D変換器3a, 3 bのクロック入力端子に対して極力近づけて立てる必要

【0006】また、サンプリングクロックCLK1、C LK2の位相(時間差)を測定するオシロスコープなど の測定機器にしても、その周波数が高くなるほど高価な ものが必要になる、という問題があった。

【0007】本発明は上記従来の欠点を解決するために なされたもので、その目的は、プリント基板にチェック ピンを立てたり、オシロスコープなどの測定機器を必要 とすることなく、各A/D変換器に供給されるサンプリ ングクロックの位相を調整し得るようにしたサンプリン グクロック調整用の波形表示方法を提供することにあ

[0008]

【課題を解決するための手段】上記目的を達成するた め、本発明は、複数のA/D変換器と、これらの各A/ D変換器に位相の異なるサンプリングクロックを供給す るクロック調整手段とを含み、同一のアナログ入力信号 を上記各A/D変換器にてそれぞれディジタルの波形デ ータに変換してメモリに取り込むとともに、同メモリか らその波形データを読み出して上記入力波形を表示画面 50 に表示する波形記録計において、上記入力信号として三

角波形を入力し、上記表示画面に同三角波形の一部分を 拡大表示するとともに、その拡大表示波形に含まれる各 波形データ間の少なくとも時間差もしくはレベル差のい ずれかを目視にて読み取り可能としたことを特徴として いる。

【0009】この場合、上記拡大表示波形に含まれる各 波形データに、それが変換されたA/D変換器を識別す るためのマークを付すことが好ましい。また、上記表示 画面中の所定部位に、上記拡大表示波形に含まれる各波 形データ間の少なくとも時間差もしくはレベル差のいず 10 れかを数値にて直接的に表示するようにしてもよい。

【0010】一方、上記入力信号として上記各A/D変 換器のサンプリングクロックに対してわずかに周波数の 異なる正弦波を入力してもよい。これによれば、上記表 示画面に上記各A/D変換器の出力側に現れるビート波 形が表示される。

【0011】このビート波形に加えて、上記入力信号を ゼロとしたときの基準線を表示するようにしもよい。な お、上記ピート波形を上記表示画面に表示するにあたっ ましい。

#### [0012]

【作用】三角波形を入力する場合、表示画面にはその一 部が拡大して表示される。A/D変換器が2つの場合、 そのサンプリングクロックの位相が180度ずれていれ ば、各A/D変換器による波形データが時間的にもレベ ル的にも一定の間隔で交互に表れる。

【0013】これに対して、サンプリングクロックの位 相が180度よりずれると、各波形データの表れかたが 時間的にもレベル的にも等しくならない。したがって、 その位相のずれを180度に調整するには、例えばクロ ック調整手段の可変抵抗を操作して、各A/D変換器に よる波形データが時間的にもレベル的にも一定の間隔で 交互に表れるようにすればよい。

【0014】また、各A/D変換器のサンプリングクロ ックに対してわずかに周波数の異なる正弦波を入力する と、表示画面には各A/D変換器による2つのビート波 形が表れる。この2つのピート波形の位相を見ることに より、サンプリングクロックの位相関係を知ることがで き、180度よりずれている場合には、上記と同様にク 40 ロック調整手段の可変抵抗を操作すればよい。

## [0015]

【実施例】以下、本発明の実施例について説明する。図 1には本発明に適用される波形記録計の概略的な構成が 示されている。基本的には、先に説明した図12の従来 装置と同じであるが、同図にはそれに加えて各A/D変 換器3a,3bにて変換された波形データを記憶するメ モリ6と、同メモリ6からその波形データを読み出して 表示画面8に表示する波形表示手段7とが示されてい る。

【0016】図2にはクロック調整手段4の具体的な回 路構成の一例が示されており、また、図3には図2の各 部に現れる波形図が示されている。これによると、同ク ロック調整手段4は、水晶発振回路41を備え、同発振 回路41から出力されるパルス波は立上がり、立下がり

速度の遅いパッファ回路(もしくは積分器) 42にて図 3 (A) のような前録および後録がともに緩やかなパル ス波に変換され、コンパレータ43の一方の入力端子に 供給される。

【0017】同コンパレータ43の他方の入力端子に は、閾値電圧を設定する可変抵抗VRが接続されてお り、その閾値との関係において、コンパレータ43の出 カ側には図3(b)のようなパルス波が現れる。同パル ス波は非反転のパッファ回路44を介して一方のA/D 変換器3aのサンプリングクロックCLK1とされ(図 3 (c) 参照)、また、反転パッファ回路45を通され ることにより、他方のA/D変換器3bのサンプリング クロックCLK2とされる(図3(d)参照)。

【0018】この実施例においては、上記可変抵抗VR て、上記A/D変換器ごとにその線種を変えることが好 20 を操作してその閾値電圧を可変することにより、サンプ リングクロックCLK1およびCLK2の各立上がりの 間の位相を調整するようにしている。

> 【0019】サンプリングクロックCLK1, CLK2 の位相を見るには、第1実施例として入力端子1から三 角波形信号を入力する。この三角波形信号はA/D変換 器3a、3bにて交互にサンプリングされてディジタル の波形データに変換された後、メモリ6にそれぞれ取り 込まれる。ここで説明の便宜上、一方のA/D変換器3 aによる波形データをa1, a2, a3…とし、他方の 30 A/D変換器 3 bによる波形データを b 1, b 2, b 3 …とする。

【0020】波形表示手段7は、これらの波形データを メモリ6から読み出し、図4に示されているように、表 示画面8上に三角波形を表示する。そして、オペレータ からの指示により、例えば図4の丸印部分を拡大して表 示する。

【0021】図5にはその拡大表示例が示されており、 この場合、一方のA/D変換器3aによる波形データa 1. a2. a3…は角ドット状に表示され、これに対し て、他方のA/D変換器3bによる波形データb1, b 2, b3…は丸ドット状に表示され、その波形データが どちらのA/D変換器によるものかを識別できるように している。

【0022】この拡大波形において、サンプリングクロ ックCLK1,CLK2の位相が180度ずれている場 合には、各波形データのレベル間隔は等しくなる。すな わち、図中のx (=b2-a2) とy (=b1-a1) とがほぼ同じとなる。これに対して、サンプリングクロ ックCLK1.CLK2の位相が180度よりずれてい 50 ると、図6に示されているように、xとyの大きさが異 5

なることになる。

【0023】したがって、この拡大表示画面を見ながら、xとyの大きさがほぼ同じとなるように、クロック調整手段4の可変抵抗VRを操作すればよい。なお、上記実施例では各波形データ間のレベルの大きさで位相ずれを見ているが、各波形データ間の時間差で判断してもよいことはもちろんである。また、表示画面8の所定部位に上記のx, yの値を数値で直接的に表示するようにしてもよい。

【0024】ところで、表示画面8の時間軸方向の分解 10 能をNとすると、波形の拡大前は、時間軸方向1単位 (ドット) につき1つの波形データが対応してN個の波形データが表示される。これに対して、例えばM倍に拡大する場合には、時間軸方向Mドットにつき1つの波形データを表示するようにする。したがって、表示画面8全体に表示される波形データはN/M個(=整数)となる。

【0025】また、レベル(垂直)方向の分解能がA/D変換器の分解能と同等以上である場合には、そのレベル方向に拡大する必要はないが、レベル方向の分解能が20A/D変換器の分解能に満たない場合には、レベル方向の分解能をA/D変換器の分解能となるようにレベル方向を拡大する必要がある。その方法としては、例えば波形データの最小単位(1LSB)にレベル方向1単位を割り当てればよい。

【0026】さらに、位相調整率を±L%以内にする場合には、サンプリングデータ間の変化量が100/L (LSB)以上になるように三角波形を入力端子1に入力すればよい。

【0027】次に、ビート波形による波形表示について 30 の第2実施例について説明する。一般に、A/D変換器は、例えばサンプリングクロックを100MHzとして、そのアナログ入力端子に99MHzの正弦波を入力すると、等価サンプリングにより同A/D変換器の出力側にはその差に相当する1MHzの正弦波が現れる。この正弦波がピート波形と呼ばれている。

【0028】位相調整をするにあたって、アナログ入力 端子1にサンプリングクロックCLK1、CLK2の周 波数よりわずかに低い(もしくは高い)周波数の正弦波を入力する。これにより、表示画面8には図7に示され 40 ているように、各A/D変換器3a、3bによるピート 波形BW1、BW2が表示される。同図の場合には、各ピート波形BW1、BW2が半周期ずれているため、サンプリングクロックCLK1、CLK2の位相が180 度ずれていると判断される。

【0029】これに対して、図8に示されているように、ピート波形BW1、BW2がずれている場合には、その交点A、Bに着目し、その交点A、Bが同じ高さ(レベル)となるように、クロック調整手段4の可変抵抗VRを操作すればよい。なお、これに関連して図9に

はビート波形BW1とBW2の振幅とゼロ位置とが異なる場合が例示されているが、このような場合にも、両波形の交点A、Bが同じ高さ(レベル)となるように調整することにより、サンプリングクロックCLK1、CLK2の位相を正確に180度ずらすことができる。

【0030】図10および図11には、上記第2実施例の他の実施例に相当する第3実施例の表示画面が例示されている。すなわち、同実施例においては、2つのA/D変換器3a,3bによるピート波形BW1,BW2に加えて、アナログ入力をゼロとした場合の基準線BLを用いる。

【0031】この場合には、その基準線BLと一方のビート波形BW1の立下がりの交点A, Cおよび同基準線BLと他方のビート波形BW2の立上がりの交点Bとに着目する。これによれば、交点A, C間の時間Qと交点A, B間の時間PよりサンプリングクロックCLK1, CLK2の位相が分かる。

【0032】すなわち、図10のようにP=Q/2であれば、サンプリングクロックCLK1, CLK2の位相は180度ずれており、図11のように $P \neq Q/2$ であれば、サンプリングクロックCLK1, CLK2の位相は180度よりずれており、このような場合には、クロック調整手段4の可変抵抗VRを操作して、P=Q/2となるように調整すればよい。

【0033】なお、上記の各実施例では、A/D変換器を2つとしているが、同一アナログ入力を2つ以上のA/D変換器に分配し、それらの各サンプリングクロックの位相をそのA/D変換器の個数分で分割した場合でも、本発明は適用可能である。また、サンプリングクロックの位相調整をクロック調整手段4の可変抵抗VRによって行なうようにしているが、本発明はこれに限定されるものではなく、例えば遅延線などによる時間調整手段をも使用することができる。

[0034]

【発明の効果】以上説明したように、本発明によれば、 次のような効果が奏される。すなわち、入力信号として 三角波形を入力し、表示画面に同三角波形の一部分を拡 大表示するとともに、その拡大表示波形に含まれる各波 形データ間の少なくとも時間差もしくはレベル差のいず れかを目視にて読み取り可能とした請求項1に記載の発 明によれば、三角波の発振器を用意するだけでよく、高 価なオシロスコープやプリント基板にチェックピンを立 てる必要がない。

【0035】拡大表示波形に含まれる各波形データに、それが変換されたA/D変換器を識別するためのマークを付すようにした請求項2に記載の発明によれば、波形データ間の時間差やレベル差の読み取りがより容易になる。

(レベル)となるように、クロック調整手段4の可変抵 【0036】表示画面中の所定部位に、拡大表示波形に 抗VRを操作すればよい。なお、これに関連して図9に 50 含まれる各波形データ間の少なくとも時間差もしくはレ

ベル差のいずれかを数値にて直接的に表示するようにし た請求項3に記載の発明によれば、位相の調整操作をよ り正確に行なうことができる。

【0037】入力信号として上記各A/D変換器のサン プリングクロックに対してわずかに周波数の異なる正弦 波を入力して、上記表示画面に上記各A/D変換器の出 カ側に現れるピート波形を表示させるようにした請求項 4 に記載の発明、およびそれにアナログ入力をゼロにし たときの基準線を加えるようにしたに請求項5に記載の 発明よれば、各A/D変換器の振幅やゼロ位置の調整が 10 正確にとられていない場合でも、各サンプリングクロッ クの位相調整を行なうことができる。また、ビート波形 の周波数は自由に選ぶことができるため、その周期を延 ばすことにより、より正確な位相調整が可能になる。さ らには、クロックの周波数が高くなっても高価な測定器 を必要としない。

#### 【図面の簡単な説明】

【図1】本発明に適用される波形記録計の構成を概略的 に示したプロック線図。

【図2】同波形記録計に組み込まれているクロック調整 20 8 表示画面

[図2]

手段の具体的な回路図。

【図3】同クロック調整手段の各部における信号波形を 示した波形図。

【図4】第1実施例を説明するための説明図。

【図5】第1実施例を説明するための説明図。

【図6】第1実施例を説明するための説明図。

【図7】第2実施例を説明するための説明図。

【図8】第2実施例を説明するための説明図。

【図9】第2実施例を説明するための説明図。

【図10】第3実施例を説明するための説明図。

【図11】第3実施例を説明するための説明図。

【図12】従来の波形記録計を示したプロック線図。

【符号の説明】

1 アナログ入力端子

2 増幅器

3 a, 3 b A/D変換器

4 クロック調整手段

メモリ

7 波形表示手段

【図1】 【図5】 CLK1 ŧ 画面 CLK 2 調整手段 1] [図6]

